PROTO-193：Verilog多路径重叠选通延迟路径密文相关性评估器
标准名称：集成电路数字选通总线各向异性时延路径密文互相关特征分析与防御评估器
技术领域：硬件逻辑防御 / 时序侧信道分析 / 密文自相关审计
工程落地与控制逻辑 (Verilog 时序延迟互相关评估网闸)
Verilog
// PROTO-193 多路径重叠选通延迟相关性评估网闸
module hcos_proto_193_delay_correlator (
input wire clk_system, // 系统高频主时钟
input wire rst_n, // 全局复位引脚
input wire [7:0] strobe_path_vector, // 8路重叠选通路径实时物理电平
input wire [15:0] threshold_theta, // 延迟相关性硬红线安全阈值
output reg timing_anomaly_detect, // 时序侧信道嗅探入侵检出引脚
output reg [7:0] sanitized_strobe // 经过动态时钟置乱混淆后的安全选通总线
);
reg [7:0] delay_stage_1, delay_stage_2;
wire [15:0] correlation_energy;
© 伙乘控星台 huocheng.love 版权所有
